Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 4-159690

From 20^{th} line of the upper left column to 6^{th} line of the upper right column on page 6

The level transition of the node Z leads to the transition of the FIX signal of the data establishment discriminator 1 from a lower level to a higher level (time t₇). The transition of the FIX signal means the establishment of output data. The FIX signal is supplied to each of the column gate 12, the sense amplifier 13 and the bus gate 14, and stops the operations of the circuits thereof.



(11) Publication number:

Generated Document.

04159690 A

PATENT ABSTRACTS OF JAPAN

(21) Application number:

02284463

(51) Intl. CI.:

G11C 11/413 G11C 11/409 G11C 11/41

(22) Application date: 24.10.90

(30) Priority:

(43) Date of application

02.06.92

(71)**SONY CORP** Applicant:

(72) Inventor: SENOO KATSUNORI

publication:

(84) Designated contracting states:

Representative:


(54) MEMORY

(57) Abstract:

PURPOSE: To reduce power consumption corresponding to inactivation by detecting timing of establishing input/output data by data establishment detector, and inactivating part of each circuit system by a control signal from the detector.

CONSTITUTION: A data establishment discriminator 1 connected to a node Z of an input side of an output buffer 15 detects a level transition of the node Z, and outputs a control signal FIX when the level is transited. The signal FIX is supplied to a column gate 12, a sense amplifier (write circuit) 13 and a bus gate 14, and operations of the circuits are stopped at the time of level transition. Thus, low power consumption is realized. Further, the signal FIX is supplied to a word line driver 19, and supplied to an equalizing pulse generator 2. The driver 19 temporarily stops the driving operation of the word line by the signal FIX to suppress power consumption.

COPYRIGHT: (C)1992,JPO&Japio



⑫ 公 開 特 許 公 報 (A) 平4-159690

®Int. Cl. 5

識別記号

庁内整理番号

49公開 平成4年(1992)6月2日

G 11 C 11/413 11/409 11/41

7323-5L 7323-5L

G 11 C 11/34

Ā 3 5 3 F

8526-5L

未請求 請求項の数 3 審査請求 (全9頁)

60発明の名称

顛

の出 (

メモリ装置

顧 平2-284463 ②特

29出 平 2 (1990)10月24日

@発 明 者 妹 尾 克 徳 東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 東京都品川区北品川6丁目7番35号

弁理士 小池 外2名 70代 理

明細書

1. 発明の名称

メモリ装置

2.特許請求の範囲

(1) メモリセルに配憶されたデータが読み出し回 路系を介して外部に読み出されるメモリ装置にお いて、

上記読み出し回路系でのレベル遷移を検知して 出力データが確定したか否かを判定するためのデ ータ確定判定回路を設け、そのデータ確定判定回 路からの制御信号によって上記読み出し回路系の 一部を一時的に不活性化させることを特徴とする メモリ装置。

(2) メモリセルに配憶されたデータが導電線対及 び読み出し回路系を介して外部に読み出されるメ モリ装置において、

上記読み出し回路系でのレベル遷移を検知して 出力データが確定したか否かを判定するためのデ

一夕確定判定回路が設けられると共に、上記導電 線対間にはイコライズ回路が設けられ、該イコラ イズ回路の一部又は全部は少なくとも上記データ 確定判定回路からの信号に応じて作動することを 特徴とするメモリ装置。

(3) メモリセルにデータの書き込み及び読み出し が可能なメモリ装置において、

書き込み時に使用される書き込み回路系でのレ ベル遷移を検出して、その書き込み回路系の一部 を一時的に不活性化させることを特徴とするメモ リ装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体集積回路により構成され、メ モリセルに記憶されたデータの読み出しが行われ るメモリ装置に関する。

(発明の概要)

本発明は、メモリセルにデータを記憶し、その

データが読み出し回路系を用いてデータが読み出し回路系を用いてデータがさらには書き込み回路系を用いて、上記回路系を用いて、上記回路系を用いて、上記回路系を知から所要の制御を知り、そのでは、上記回路系の一部を一時ではなって上記回路系の一部を一時でででである。とは、上記回路を作動されて、一つの制御信号によって、基準を実現がある。というである。

(従来の技術)

RAM、ROM等の半導体メモリ装置では、その高集積化と共に、その低消費電力化が望まれている。

第7図は従来のメモリ装置の一例を示す。この メモリ装置は、複数のメモリセルをマトリクス状 に配列したメモリセルアレイ101を有しており、 そのメモリセルアレイ101からのデータがセン

(発明が解決しようとする課題)

ところが、第7図に示すように、タイマー回路 107からの制御信号により、低消費電力化を図る方法では、出力データが確定するまでの時間をタイマー回路107で予め設定しておく必要がある。この際、多少のマージンを見込んで設定するために、少なくとも実際にデータが確定してからタイマー回路107より制御信号が出力されるまでの時間は、消費電力のロスとなり、逆にマージンが小さければ誤動作が生ずる。

また、一般に、メモリ装置では、高速化等の目的でピット線対やデータ線対のイコライズが行われているが、主にイコライズのタイミングは、ATD(アドレス遷移検出)回路からのパルスに応じているため、そのパルスのタイミングのズレ等により、イコライズのタイミングがシフトし、その結果、ピット線対等のレベルが十分に均衡化しなくなる等の問題も生ずる。

そこで、本発明は上述の技術的な課題に鑑み、 誤動作等の問題なく確実に低消費電力化を図るよ スアンブ 1 0 2 で増幅される。センスアンブ 1 0 2 で増幅されたデータはパスゲート 1 0 3 を介して出力バッファ 1 0 4 に転送される。データは出力バッファ 1 0 4 から外部に読み出される。ワード線駆動回路 1 0 6 は、メモリセルアレイ 1 0 1 のワード線を駆動する。

をして、低消費電力化を図るため、このメモリ 装置には、タイマー回路107が設けられている。このタイマー回路107は、データの確定後に、 装置内の回路の一部の不活性化を図るための回路である。このタイマー回路107からの制御信号は、ワード線駆動回路106、センスアンブ102及びパスゲート103に供給され、メモリセルからデータが読み出された後にこれら各回路を停止さる。この一時的な停止により低消費電力化がなされる。出力バッファ104の入力端子には、ラッチ回路105を用いてデータを出力し続けることができる。

うなメモリ装置の提供を第1の目的とし、さらに 改善されたイコライズを実現するメモリ装置の提 供を第2の目的とする。

(課題を解決するための手段)

上述の目的を達成するために、本発明の1つのメモリ装置は、メモリセルに記憶されたデータが読み出し回路系を介して外部に読み出されるメモリ装置において、上記読み出し回路系でのレベル遷移を検知して出力データが確定したか否かを判定するためのデータ確定判定回路を設け、そのデータ確定判定回路からの制御信号によって上記読み出し回路系の一部を一時的に不活性化させることを特徴とする。

ここで、読み出し回路系とは、データの読み出 しに使用される回路群であって、例えば、センス アンプや各種ゲート、セレクター等の回路や、内 部データバス、I/O線や、出力バッファ、ワー ド線駆動回路等の回路を含う。また、上記データ 確定判定回路は、レベル遷移を検出する。このレ ベル遷移が行われたか否かを判定するために、本 発明のメモリ装置は、そのデータ確定判定回路に 取り込まれる信号が出力データの確定以前には、 イコライズされているような構造とすることがで き、例えば、入出力特性の異なるインパーターを 並列に接続して、データの遷移を検出するように することができる。

また、本発明の他のメモリ装置は、書き込み側にデータ確定判定回路が設けられることを特徴とするものであって、書き込み時に使用される書き込み回路系のレベル遷移を検出して、その書き込み回路系の一部を一時的に不活性化させることを特徴とする。ここで、書き込み回路系とは、書き込み時に使用される回路群であって、例えば書き込み回路、セレクタ、或いはデータバス等の部分を言う。

本発明の更に他のメモリ装置は、メモリセルに 記憶されたデータが導電線対及び読み出し回路系 を介して外部に読み出されるメモリ装置において、 上記読み出し回路系でのレベル遷移を検知して出

線対のイコライズが可能となり、その結果、確実 なイコライズが行われることになる。

〔実施例〕

本発明の好適な実施例を図面を参照しながら説明する。

第1の実施例

本実施例のメモリ装置は、データ確定判定回路 からの制御信号により、読み出し回路系の一部が 不活性化される構造を有している。

第1図は本実施例のメモリ装置のブロック図である。本実施例のメモリ装置は、マトリクス状に配列された複数のメモリセル11からなるメモリセルアレイ10を有している。このメモリセルアレイ10には、行選択のためのワード線WLと、データの転送のためのビット線BLが互いに直交するように設けられており、図中省略しているが各メモリセル11のデータは一対のビット線BLを介して入出力するようにされている。

カデータが確定したか否かを判定するためのデータ確定判定回路が設けられると共に、上記導電線対の間には電圧を平衡化するためのイコライズ回路が設けられ、該イコライズ回路の一部又は全部は少なくとも上記データ確定判定回路からの信号に応じて作動することを特徴とする。ここで、上記導電線対とは、例えばピット線対やデータ線対等の対をなす配線を言う。

(作用)

読み出し回路系や書き込み回路系の一部を、データ確定判定回路からの制御信号により不活性化することにより、その分だけ消費電力を節約することができる。また、不活性化となるタイミングはデータ確定に伴うことから、タイマー等の機構やマージンの設定なども不要となり、時間的にロスなく低消費電力化がなされる。

また、イコライズ回路がデータ確定判定回路に よって作動するメモリ装置では、出力データの確 定後、アドレス遵移のタイミングに先行した導電

このメモリセルアレイ10に隣接して、カラム ゲート12が配散されている。カラムゲート12 は、メモリセルアレイ10とセンスアンプ(書き 込み回路)13との間の接続を制御するためのゲ - ト回路であり、各ピット練BLに接続するよう に設けられてビット線の列選択を行う。センスア ンプ13は、ビット線対のデータを検知して増幅 する増幅器であり、その出力はパスゲート14に 転送される。パスゲート14の出力は出力パッフ ァ15に入力される。ここで、この出力パッファ 15の入力端子であるノード乙には、ラッチ回路 16が接続されると共に、後述するようなデータ 確定判定回路1の入力端子が接続される。従って、 本実施例のメモリ装置は、出力パッファ15の入 力鑑子のレベル遷移を検出して、出力すべきデー 夕が確定したか否かが判定されることになる。ラ ッチ回路 1 6 が出力パッファ 1 5 の入力端子に接 続されるため、そのラッチ回路16でデータを保 持することができ、例えばパスゲート14がオフ になった後でも続けてデータを出力することがで

きる。上記カラムゲート12, センスアンブ13,パスゲート14には、それぞれデータ確定判定回路1からのF「X信号が供給される。これらカラ、ムゲート12,センスアンブ13,パスゲート14は、F「X信号が高レベルの時に、作動が停止するように制御され、その結果、消費電力を小さく抑えることができる。

上記カラムゲート12, センスアンプ13, パスゲート14及び出力バッファ15の間のデータの転送は、導電線対(ビット線対若しくはデータをは対)が使用される。そして、カラムゲート12といの間には、イコライズ回路22が配設され、イコライズ回路22が配設されている。パスゲート14と出力バッファ15の間のリートには、イコライズ回路21~23は、イコライズには、イコライズである。イスでは、イコライズである。イスでは、イコライズである。イスでは、イコライズである。イスでは、イコライズである。イスでは、イコライズである。イスでは、イコライズである。サービをなす事電線を短絡させる回路であり、このイコライズ信号によって対をなす事電線の電圧が

衛化される。特に、本実施例のメモリ装置では、 イコライズ回路の一部が本来のイコライズ信号 E Qのパルスよりも先に発生するパルス(信号 p E Q)によってもイコライズされるため、より確実 なイコライズが行われる。

本実施例のメモリ装置では、アドレス信号がアドレスに外部より入力する。その入力したアドレス信号の一部は、カラムゲート12に転送され、そのカラムゲート12を制御する。また、入力したアドレス信号の他の一部は、行選択のデコーダ18に転送され、このデローが線型動する。さり、アドレスでは、アドレスを駆動するに、アドロののロード線型動するでは、アドレスを駆動した。アドレスを検出される。アドレスを検出される。アドレスを移作がした。アドレスには、アドレスを移作がした。アドレスに送られ、アドレスをを使出される。アドレスを移作がした。アドレスを表生回路20からのATDパルスは、アリガスを上回路2に送られ、そのATDパルスをトリガスはアリカースでは、アイコライズによりによりますが、アイコライズによります。

ルス発生回路2で発生する。

ビット線負荷・イコライズ回路24は、メモリ セルアレイ!0に隣接して設けられ、メモリセル アレイ10に配された各ピット線毎に、ピット線 の負荷として機能すると共に、上記イコライズパ ルス発生回路2からのイコライズ信号により各ビ ット線のイコライズを行う。このためビット線は 各サイクル毎にイコライズされるが、本実施例で は、イコライズパルス発生回路2では、本来のイ コライズ信号EQの他に予備的なプレイコライズ 信号pEQが発生し、そのイコライズ信号pEQ によってもイコライズされるために、確実なイコ ライズが実現される。また、イコライズパルス発 生回路2からの信号は、上記デコーダ18にも供 給されている。従って、デコーダ18では、後述 するように、イコライズ信号のタイミングに合わ せて、プリチャージ動作を行うことができる。

次に、出力パッファ15の入力側のノード2に 接続したデータ確定判定回路1について説明する と、データ確定判定回路1はそのノード2のレベ

第2図は、データ確定判定回路1の具体的な回路例である。上記ノード2に並列に2つのインバーター31、32の入力端子が接続される。インバーター31、32の各出力端子はバッファ33、34をそれぞれ介してEX-NOR回路35に接

続される。AND回路36は、並列出力する場合 の各EX-NOR回路の複数の出力をとりまとめ る。このAND回路36の出力端子に、出力デー タが確定した旨のFIX信号が現れる。ここで、 上記インバーター31、32は、その入出力特性 が異なるように設定されており、例えば第3図に 示すように、インバーター31の閾値電圧Vthが %Vccより小さく(図中曲線lで示す。)、イン バーター32の閾値電圧Vthが%Vccより大きく (図中曲線Ⅱで示す。) 数定される。すると、ノ ードスの電位がインバーター31の閾値電圧Vth とインバーター32の閾値電圧Vthの間の電位 (例えば、½Vcc) であれば、2つのインバータ -31,32の出力レベルは異なる値となり、各 バッファ33.34を介して接続するEX-NO R回路35の出力レベルは、低レベルとなる。逆 に、出力データが確定した時のように、ノード2 のレベルが接地電圧レベルや電源電圧Vccレベル に近い場合では、2つのインバーター31、32 の出力レベルは等しくなり、EX-NOR回路3

5の出力レベルは、高レベルとなる。全ての並列出力線に対応するEX-NOR回路がそれぞれ高レベルの出力レベルとなれば、AND回路36の出力も高レベルとなり、FIX信号が出力される。従って、このような2つの異なる閾値電圧Vthを有するインパーター31、32を並列に1つのノード2に接続することで、そのノード乙のレベルから出力データが確定したか否かが判定できることになる。

次に、デコーダ18の具体的な構造例について、第4図を参照して簡単に説明する。このデコーダ 18は、電源電圧Vccと接地電圧GND間に、p MOSトランジスタからなる負荷トランジスタ4 9と、4つの直列接続されるデコードトランジスタ タ45~48を有しており、並行して設けられた デコード線44~41に各デコードトランジスタ 45~48のゲートが接続される。このデコーダ では、負荷トランジスタ49と並列にプリチャー ジトランジスタ40が設けられており、このブリ チャージトランジスタ40のゲートに、反転した

イコライズ信号が供給される。従って、イコライズ信号が供給される。従って、ルとなった。 だい アリチャージトランジスタ4 0 は活性化アック があことができる。ここで、負荷 とうできる。ここで、負荷 は、カージトランジスタ4 0 は、リカバリーを低量通電流が共に実現される。

次に、第6図を参照しながら、本実施例のメモリ装置の読み出し時の動作についてアドレスの遷 移から順に説明する。

まず、時刻 t 。よりも前の段階では、前のサイクルのデータがラッチ回路 1 6 及び出力パッファ 1 5 を用いて確定して出力されており(ノード 2 のレベル(e) 参照。)、この段階でF1 X 信号(f) は高レベルとされている。

そして、時刻t。で外部からアドレスパッファ

17に供給されているアドレス信号(a)が遷移した ものとする。すると、そのアドレス信号に応じて デコーダ18の出力やカラムゲート12の選択も 変化するが、アドレス信号の遷移に応じてアドレ ス遷移検出回路20からはATDパルス(b)が時刻 t, に発生する。このアドレス遷移検出回路20 からのATDパルスは、イコライズパルス発生回 路2に供給されて、そのイコライズパルス発生回 路2ではイコライズ信号EQ(c)のパルスが時刻 t ı に発生する。このイコライズ信号 E Q は、カラ ムゲート12から出力バッファ15までの間の導 電線対に接続されたイコライズ回路21~23に 供給され、各導電線のレベルをイコライズする。 また、イコライズ信号EQは、デコーダ18及び ビット線負荷・イコライズ回路24にも供給され ているため、テコーダ18内では例えば第4図に 示したプリチャージトランジスタ40を介した高 速なりカバリーが行われ、ビット線負荷・イコラ イズ回路24ではその作動によりメモリセルアレ イlのに配されたビット線BLのイコライズが行

われる。イコライズ回路 2 3 の作動によって、ノード Z のレベル(e) は時刻 t 。に ½ V ccにされる。 その結果、F I X 信号(f) のレベルが高レベルから 低レベルに遷移して(時刻 t 。)、出力データが 確定してない状態を示すことになる。

このように装置内の各所でのイコライズと並行 して、ワード線Wしが時刻t。に昇圧される。こ のワード線Wしが時刻t。に昇圧される。こ のワード線Wしの昇圧により、メモリセルルアレイ 10の選択にかかる行のメモリセル11は、各ビット線Bしにそれぞれ接続され、そのとで、次に サークに応じて変化させった。次に現れた微小な電位差がセンスアンブ13の動作によって、ビット線 Bしに現れた微小な電位差がセンスアレードスに現れた微小なで、グブ13によってのレベルがデータになてないでないでは、ノードスにおいて対をなすデータはか低レベルと高レベルにそれぞれラッチされることになる。

このようにノード2のレベルが遷移することで、

によって、アドレス遷移時のイコライズ (信号に)に対応する。) はより確実なものとなり、そのタイミング等のマージンも格段に良くなることになる。

以上のように、本実施例のメモリ装置では、統 み出し時において、出力データの確定のタイミングでデータ確定料定回路IからのFIX信号から ち上がり、その結果、読み出し回路系の一部の 路であるカラムゲート12やセンスアンプ113 の一ド線駆動回路I9等が一時的になって、不活性の消費で される。従って、その分だけメモリ装置の消費を される。とができる。また、FIX信号に ないて、本来のイコライズに先行してイコライズを行 うことができ、高速化等に有利となる。

他の実施例(第5図)

第5図は他のメモリ装置の実施例を示すブロック図である。本実施例のメモリ装置は、書き込み 回路系の一部であるローカルデータバス52に、 データ確定検出回路1のFIX信号が低レベルか ら高レベルに遷移する(時刻tァ)。このF「X 信号の遷移が出力データの確定を意味する。 FI X信号はカラムゲート12, センスアンプ13... パスゲート14にそれぞれ供給されており、これ らの回路の動作を停止させる。また、このFIX 信号は、ワード線駆動回路19に供給されており、 当該FIX信号の立ち上がりから時刻t』でワー ド線駆動回路19も不活性化されて、選択されて いたワード線WLのレベルが低レベルに遷移する。 さらに、データ確定検出回路1のFIX信号は、 イコライズパルス発生回路2に供給されており、 このFIX信号の立ち上がりに応じて、プレイコ ライズ信号pEQ(B)のパルスが発生する。すなわ ち、出力データ確定後の時刻は。で、予備的なプ レイコライズ信号pEQ(E)のパルスが発生し、そ れがイコライズ回路21,22、上記デコーダー 8 やビット線負荷・イコライズ回路 2 4 に供給さ れ、本来のイコライズ動作に先行したイコライズ が行われることになる。このプレイコライズ動作

前記実施例の如きデータ確定判定回路 5 1 が接続されている。ローカルデータバス 5 2 は、カラムセレクタ 5 3 を介して各ピット線 B L に接続される。本実施例では、ローカルデータがス 5 2 に存ったが、書き込みのデータを定判定回路 5 1 かののでは、データでは書き込み回路やでは、アード線駆動回路等の動作が直ちに或いは一定時間を決める。従って、本実施例では、からといる。では、おける消費電力を低減することができる。

〔発明の効果〕

本発明のメモリ装置では、入出力データの確定 のタイミングがデータ確定検出回路によって検出 され、そのデータ確定検出回路からの制御信号に よって各回路系の一部が不活性化されることにな る。従って、その不活性化の分だけ消費電力を低 減することができる。また、本発明のメモリ装置 では、前記データ確定検出回路の制御信号によっ て、導電線対における予備的なイコライズ動作を本来のイコライズ動作に先行して行わせることができる。従って、確実なイコライズから、イコライズのタイミングのマージンを増大させることができ、装置の高速化に有利である。

4.図面の簡単な説明

第1図は本発明のメモリ装置の一例のブロック図、第2図はその一例におけるデータ確定判定回路の回路図、第3図はそのデータ確定判定回路に使用されるインパーターの入出力特性を示す特性図、第4図は上記一例に使用されるデコーダの一例を示す回路図、第5図は本発明の他の実施例の要部回路図、第6図は上記メモリ装置の一例の動作を説明するためのタイミングチャート、第7図は従来のメモリ装置の一例を示すブロック図である。

10…メモリセルアレイ

11…メモリセル

12…カラムゲート

13…センスアンプ(書き込み回路)

14…パスゲート

15…出力バッファ

16…ラッチ回路

18…デコーダ

19…ワード線駆動回路

20…アドレス遷移検出回路

21~23…イコライズ回路


31. 32…インバーター

40…プリチャージトランジスタ

特許出願人 ソニー株式会社 代理人弁理士 小池 晃 (他2名)

1…データ確定判定回路


2…イコライズパルス発生回路




本発明のXモリ表置の一例

第 1 図


特閒平4-159690(8)




データ確定判定回路の一例 第 2 図




第4図




インバータの入出刀特性 **第 3 図**



第5図



タイミングチャート 第 6 図



従来例 第7図